Первые новости об архитектуре процессора 21364 (EV7) прозвучали в октябре 1998 на Microprocessor Forum. Уже тогда стало известно, что процессор будет базироваться на ядре EV6, но с интегрированным контроллером Direct Rambus DRAM (предположительно, 4-канальным) и кэшем L2 (1,5Мб с обратной записью и 6-канальной ассоциативностью). Также было оглашено, что никаких изменений в ядре EV6 не планировалось, хотя возможна и другая причина: разрабатывать было уже некому, так как штат проектирующих процессорную логику инженеров Compaq был весьма небольшим. Ожидалось, что работы над EV7 будут закончены к 2000.
 
После поглощения Compaq наследие в виде архитектуры Alpha было для Hewlett-Packard ненужным довеском, так как она развивала собственную архитектуру PA-RISC (Precision Architecture RISC) и состояла в альянсе с Intel по разработке её архитектуры IA-64 (позже переименованной в архитектуру Itanium). Поэтому интерес HP к архитектуре Alpha ограничился сбытом и поддержкой унаследованных от Compaq моделей серверов на основе EV6/EV67/EV68, а также запуском в производство EV7, окончательно представленного в январе 2002.
 
Как и ожидалось, в основе EV7 лежало совершенно неизменённое ядро EV68 и несколько дополнительно интегрированных блоков: два контроллера оперативной памяти (два Z-box'а, для Direct Rambus DRAM PC800), многофункциональный маршрутизатор (R-box, для поддержки многопроцессорного режима и сетевых функций) и полноскоростная L2 кэш-память (S-cache, 1,75Мб с обратной записью и 7-канальной ассоциативностью). Разрядность шины данных к S-cache была 128-битной, а собственно кэш-память работала со значительными задержками (12 тактов при чтении). Оба Z-box'а и R-box работали на 2/3 частоты ядра. Скорость работы каналов оперативной памяти зависела от Z-box'ов и составляла 1/2 их частоты (соответственно, 1/3 частоты ядра), но с использованием принципа DDR.
 
Каждый Z-box поддерживал 5 каналов памяти (4 основных и 1 вспомогательный) разрядностью по 18 бит каждый (16 бит для команд/данных/адресов, 2 бита для ECC). Вспомогательный канал был опцией и мог использоваться для организации отказоустойчивого массива в памяти (приблизительно, как RAID3). К примеру, при записи в память учетверенного слова (quad-word, 64 бита) оно разделялось на 4 слова, каждое из которых отправлялось по своему каналу, а по вспомогательному записывалась контрольная сумма. К тому же, каждый Z-box мог держать до 1024 страниц памяти открытыми. Суммарная теоретическая пропускная способность подсистемы оперативной памяти _одного_ EV7 при использовании DR DRAM PC800 на стандартной частоте составляла 12,8ГБ/с. Это было впечатляющей величиной по сравнению с 2,66ГБ/с, предоставляемых 256-битной 83МГц SDRAM, которой обычно обладали двухпроцессорные системы предыдущего поколения. Каждый EV7 в многопроцессорной системе располагал своей областью оперативной памяти, что подпадало под определение NUMA (Non-Uniform Memory Access). Традиционная модель называлась SMP (Symmetrical MultiProcessing), также известная как UMA (Uniform Memory Access), в которой все установленные процессоры имели доступ к единой (общей) области оперативной памяти. Каждый процессор (из максимум 128) в системе имел доступ к памяти как через свои контроллеры, так и через контроллеры других процессоров.
 
Функцию связи между процессорами, как и между отдельно взятым процессором и локальной периферией, выполнял R-box. Он поддерживал 4 независимых канала с теоретической пропускной способностью в 6 Гб/с каждый (по одному на каждый подключенный соседний процессор), а также 1 дополнительный канал для скоростного ввода/вывода. Дополнительная микросхема под названием IO7 служила мостом между процессором и периферией. Она поддерживала до трёх шин PCI или PCI-X и одну шину AGP. В отдельно взятой системе могло быть столько микросхем IO7, сколько процессоров EV7.
 
Процессоры 21364 могли поключаться друг к другу по произвольным алгоритмам, но на практике обычно использовались так называемые torus и shuffle, причём второй был потенциально эффективнее в некоторых случаях. Например, в 8-процессорной системе с алгоритмом подключения shuffle каждый процессор был непосредственно связан с 4 другими процессорами, а в случае с torus — только с 3. Нетрудно догадаться, что уже в 16-процессорной конфигурации этот аргумент отпадал.
 
21364 (EV7) производился по 7-слойному 0,18µ CMOS техпроцессу, состоял из 152 млн. транзисторов (из них 137 млн. было потрачено на I-cache, D-cache и S-cache) и, как следствие, занимал очень большую площадь кремниевой пластины — 397мм². Частота экспериментальных образцов составила 1250МГц (155Вт TDP), хотя в производимых HP системах использовались процессоры с более низкими частотами (1000МГц в AlphaServer DS25, ES47 и ES80, 1150MHz в AlphaServer GS1280 и SC1280). Фактически, EV7 был незначительной доработкой EV6 с целью улучшения масштабируемости и явно не инженерным чудом. Однако, потребовалось целых 4 года от начала работ до появления первых образцов, поэтому либо Compaq была плохим разработчиком, либо почти не беспокоилась о EV7.
 
В декабре 2002 HP опубликовала пресс-релиз, в котором шла речь о появлении первых серверов на основе EV7 уже в январе 2003. Благодаря 0,13µ SOI техпроцессу, вскоре должен был выйти 21364A (EV79), на котором развитие архитектуры должно было прекратиться. В марте 2003 на ISSCC был представлен прототип EV79 с площадью ядра в 251мм², рассчитанный на напряжение питания в 1,2В и работавший с частотой в 1450МГц (100Вт TDP). Но уже в октябре 2003 появились первые новости о трудностях, связанных с производством EV79 на фабрике IBM, а ещё через полгода процессор был окончательно отменён.
 
В августе 2004 было объявлено o выпуске последнего процессора архитектуры Alpha, 21364 (EV7z). Он производился по старому 0,18µ техпроцессу, поэтому максимальная тактовая частота смогла достичь лишь 1300МГц. Не исключено, что EV7z представляли собой просто отобранные экземпляры EV7 с хорошим частотным потенциалом. 21364 (EV7z), как и 21364 (EV7) ранее, был предназначен для установки исключительно в продукцию Hewlett-Packard. Также было заявлено, что сервера и рабочие станции архитектуры Alpha будут предлагаться до 2006, аэ поддерживаться до 2011 года, но не более.
 
Отменённый 21464 (EV8) должен был быть наследником EV7, по сравнению с которым количество основных исполнительных устройств планировалось удвоить до 8 целочисленных и 4 вещественных конвейеров), а также увеличить до 3Мб размер S-cache. Была заявлена поддержка новой технологии, SMT (Simultaneous MultiThreading), позволяющей одновременное выполнение (concurrent execution) до 4 программных потоков внутри одного физического ядра. Предположительно, эта технология была несколько родственной HyperThreading от Intel. Ядро должно было состоять из 250 млн. транзисторов и обладать площадью в 420мм² при условии использования 0,13µ SOI техпроцесса. Tактовая частота прототипов EV8 должна была достичь 1,8ГГц при напряжении питания ядра в 1,1В (150Вт TDP).